单板计算机设计论文范文

1硬件设计

1.1时钟电路PowerPC模块需要提供时钟信号供MPC107，VME总线接口电路，以太网接口电路，串口使用，为减少时钟种类，提高系统工作可靠性，将32MHz作为基本时钟，该时钟提供给MPC107使用，在MPC107内部经锁相环倍频后产生64MHz时钟分别供CPU和FPGA使用，MPC107提供3路32MHz的PCI时钟分别供FPGA，以太网和VME总线接口芯片使用，在FPGA内部将32MHz时钟分频为16MHz时钟供FPGA内部串口逻辑使用。25MHz时钟供以太网接口电路使用。高频时钟信号在源端串接22Ω电阻。

1.2电压转换电路PowerPC模块上的电源要求为MPC755内核电压为2.0V，允许偏差为5%;PowerPC接口电压为3.3V;MPC107，FPGA内核电压为2.5V，允许偏差5%，接口电压为3.3V;其他芯片均为5V或3.3V。2.0V、2.5V和3.3V的电源变换电路用DC－DC变换器JW1083实现。

1.3处理器电路PowerPC模块采用MPC755，芯片的最高工作主频为350MHz，核心频率设定为256MHz。PowerPC通过桥接器MPC107访问板内资源。主要集成以下功能块:超标量处理器、32kB指令Cache和32kB数据Cache、1MB的L2Cache接口、128位宽内部数据通道，64位系统数据总线和L2Cache总线、32位地址线、64位数据线、整型数据类型有8，16和32位、浮点数据类型有32和64位。MPC755的主要特性有:每指令周期可以从指令Cache中取4条指令;每时钟周期可以开始两条指令执行;每时钟周期可同时6条指令执行;大多数指令周期为单周期指令。MPC755有在系统测试和调试特性，JTAG接口可通过相应的硬件工具来测试数据处理。

1.4MPC107桥控制器MPC107PCI桥接器/集成存储器控制器提供MPC6XX，MPC7XX，MPC74XX处理器到PCI总线的接口。MPC107提供功能有:一个高性能的存储器控制器，双处理器的支持，双通道DMA控制器，一个中断控制器，一路I2O消息控制器，一路I2C接口和一个时钟锁相环电路。MPC107内部有配置寄存器，配置寄存器基地址为0xFEC00000。MPC107主要特性:存储器接口是32位或64位数据宽度，频率66MHz，支持SDRAM、8位，32位，64位BOOTROM、支持数据校验，读、更改、写，ECC;处理器接口是处理器总线66MHz，支持第二个处理器、支持MPC6XX，MPC7XX，MPC74XX处理器、支持存储器一致性、32位或64位数据宽度，32位地址;PCI接口兼容PCI2.1规范，32位PCI接口，操作频率可达33MHz，提供5个PCI设备的仲裁电路，有校验支持;还有2通道DMA控制器、消息管理单元、I2C控制器、可编程中断控制器、集成PCI，SDRAM时钟产生、可编程存储器和PCI总线驱动。

1.5存储器电路CPU模块上设计有8位BOOTFlash存储器、64位SDRAM存储器、64位Flash。CPU模块上MPC107内部实现PowerPC存储器控制器，提供地址译码、数据处理周期访问时序、SDRAM时钟等来访问存储器。通过控制MPC107内部的一些寄存器来完成这些功能。PowerPC模块提供64位宽度的64MB的SDRAM。SDRAM采用4片WED146S8030A实现，供电电压3.3V，时钟频率100MHz。MPC107内置SDRAM存储器控制器，提供SDRAM的时序控制逻辑，并可提供SDRAM的访问时钟，时钟频率设计为66MHz。PowerPC和PCI主设备均可访问SDRAM。地址空间位于存储器的低端0x0000000—0x03FFFFFF。访问方式及时序控制可控制MPC107内部的寄存器来实现。启动Flash采用容量为4MB，按8位工作方式访问，芯片采用SM29LV256实现，工作电压为3.3V。支持整片擦写，扇区写保护等。每个扇区支持100000次的擦写周期。Flash操作按Byte方式来访问和操作。启动Flash地址分配在存储空间的高端，地址空间为FFC00000H～FFFFFFFFH。用于PowerPC模块的启动，启动Flash上驻留启动程序，BIT测试程序，Flash在板编程程序和操作系统。Flash由8片16位存储器组成，芯片采用国威公司生产的SM29LV256实现，工作电压3.3V，设计容量256MB。支持整片擦写，扇区写保护等。每个扇区支持100000次的擦写周期，Flash操作按64位操作。Flash存储器用于用户程序的储存。NVSRAM容量32kB，数据宽度8位，芯片采用STK14C88－5C45M实现。

1.6定时器电路和中断电路MPC107提供4路32位计数器，在定时器计数减至零时产生中断，可用于系统定时或产生周期总断。计数器工作时钟为MPC107供SDRAM的输入时钟的1/8，精度±50×10－6;计数器0保留作为系统时钟，其余3路计数器用作用户时钟，定时范围为121ns～515s。PowerPC模块上的中断控制器由MPC107内部集成的可编程中断控制单元(EPIC)实现，该中断控制器采用OpenPIC体系结构实现，支持16级串行中断。中断控制器可根据中断源的特点设置中断的优先级和电平有效方式，中断的优先级可以通过软件进行设置。

1.7接口电路接口电路包括以太网通信接口电路、RS232接口电路、LBE总线接口和VME总线接口电路。PowerPC模块提供1路10/100MB以太网接口，采用Intel82551芯片实现。接口采用RJ45头双绞线。10MB以太网双绞线接口最大传输距离为185m。100MB以太网双绞线接口最大传输距离为100m。以太网地址存于Flash中，通过软件可以进行以太网地址的设定。两路RS232接口电路采用FPGA逻辑实现，8位数据宽度，按8位方式访问。提供两路RS232串行通讯接口，串行接口的工作时钟采用3.6864MHz，两路串行接口采用三线制传输，用于与开发平台的通讯，最大速率115kbit•s－1。LBE总线接口采用PCI总线实现，16位读写访问，在FPGA中设计实现PCI－LBE桥逻辑，实现PowerPC模块对LBE总线其他从设备的访问。当LBE总线访问超时(超时周期3.840μs)，报总线超时中断。模块采用UniverseII接口芯片实现VME总线接口，UniverseII主要特性包括:实现32位，33MHzPCI总线接口、内部集成大容量FIFO、提供可编程的DMA控制器、60～70MBit•s－1的VME总线传输速率、完全的VME总线地址和数据传输模式、功能强大的寄存器集、可编程PCI总线和VME总线访问、完全VME总线系统控制器功能、地址监视器功能和Auto－ID。UniverseII提供VME总线超时定时器，当VME总线超时，报VXBERR有效，结束当前VME总线访问。在FPGA内部设计实现VME总线接口访问超时中断，当访问周期超过16μs，则总线超时中断有效，点亮故障灯。

1.8控制逻辑电路控制逻辑由FPGA实现，采用Xilinx公司的XQV300芯片。主要实现以下逻辑控制功能:串行中断控制逻辑、复位逻辑、看门狗控制逻辑、访问Flash存储器逻辑、访问串口控制逻辑、离散量端口控制逻辑、RS232异步通信逻辑、LBE总线接口逻辑。

2软件设计

系统软件是系统硬件与应用软件之间的桥梁，其为应用程序的开发提供支持。PowerPC模块系统软件包括系统引导程序，VxWorks实时操作系统，在板编程程序，PUBIT以及硬件驱动程序等。硬件系统通电后首先执行引导程序，引导程序根据离散量GSE#状态，判断显示维护菜单，或者启动应用程序，根据离散量DISin0状态，判断加载0#区应用程序或加载1#区应用程序。系统加电后在启动操作系统之前，首先运行加电BIT(PUBIT)，对硬件资源进行检测。PUBIT只包含产品的检测，检测结果存放于NVSRAM中，应用程序可通过函数读到PUBIT的结果。用户产品的硬件检测在应用程序中完成，通过读取系统软件提供的PUBIT结果，应用程序可以获得整个硬件资源的检测信息。在板编程完成将程序或数据固化到Flash存储器的功能，在板编程可通过串口实现。在板编程模块由两部分程序组成，分别驻留在为目标机和宿主机上，目标机上的程序完成固化数据的接收，Flash存储器的数据的写入，固化后数据的校验，Flash测试代码和的计算;该部分程序事先固化到系统中，当系统处于编程状态时，启动它运行。宿主机上的程序完成固化文件参数的读取和固化数据的发送工作。

操作系统配置的功能包括:提供标准C/C++支持;提供文件系统以及标准输入输出支持;提供硬件初始化、信号量、消息队列、例外处理等系统内核功能支持;提供系统缓冲区、双向链表以及环型缓冲区等管理支持;提供网络接口的WDB调试支持;提供核心硬件管理功能，包括系统存储器、Cache、时钟、浮点运算、网络接口等的支持;提供多任务调度管理功能。设备驱动程序分为两类:一类是操作系统工作必须的硬件资源的设备驱动软件(BSP)，这些驱动程序必须与操作系统捆绑在一起，由操作系统统一管理;另一类是系统中其他硬件资源的驱动软件，这些程序独立于操作系统，以硬件支持库的形式提供用户调用。属于第一类的驱动包括时钟驱动、中断控制器驱动、串行调试通讯接口驱动、网络接口驱动等;属于第二类的驱动包括Flash存储器读写驱动，VME总线驱动程序，IO模块驱动程序等。为保证程序的可移植性和兼容性，需保持底层驱动函数接口保持不变。

3结束语

本文介绍了基于PowerPC755芯片的单板计算机。以PowerPC755处理器为核心电路，MPC107为桥芯片，其他功能选用标准接口，高集成度芯片实现，内部总线采用标准32位PCI总线接口，底板总线接口采用标准VME总线接口，LBE总线接口。结构简单、可靠性高，提高系统整体性能和性价比，有较好的继承性以及维护方便等特点。

作者：刘冰孙爱中单位：中航工业西安航空计算技术研究所第6研究室