ISA接口设计论文范文

1FPGA开发环境介绍

本设计采用了Xilinx公司提供的ISE为开发平台。ISE软件是Xilinx公司推出的FPGA／CPLD集成开发环境，不仅包含了逻辑设计所需的一切，还具有大量的简便易用的内置式工具和向导，使得I／O分配、功耗分析、时序驱动设计收敛、HDL仿真等关键步骤变得容易而直观。因此要掌握XilinxFPGA开发，就必须掌握ISE。ISE界面友好、操作简单、集成度高。利用ISE进行FPGA逻辑设计的主要流程包括设计输入、功能仿真、设计综合、设计实现和配置下载，简易设计流程图如图1所示。

2ISA总线逻辑接口设计

ISA总线：（IndustryStandardArchitecture：工业标准体系结构）是IBM公司为PC／AT电脑而制定的总线标准，也称为AT标准，为8／16位体系结构，最高工作频率为8MHz，数据传输率大约是16MB／S，地址线24条，可寻访16M字节地址单元。由于本文使ISA总线工作在8位I／O传输模式，使用了ISA总线信号中的时钟线（ISA＿CLK）、地址线（ISA＿ADDR）：A0～A9、数据线（ISA＿DATA）：D0～D7、读信号线（ISA＿IOR）、写信号线（ISA＿IOW）、地址锁存使能（ISA＿ALE）、地址选通信号（ISA＿AEN）等。本设计采用了与C语言较为相似的VERILOGHDL硬件描述语言对ISA总线逻辑接口进行了描述。

本文要实现的是ISA接口通过FPGA访问串口芯片16C554，16C554是内部带有16字节收发FIFO的通用异步收发器，具有独立的收发控制电路。4路标准的MODEM接口，通过软件可分别设置允许每一路中断。波特率、数据帧格式等也都可由软件编程设置。具体硬件结构如图。由图2可知上位机通过ISA总线对串口芯片16C554串口芯片的访问需要FPGA作为桥接媒介，因此串口芯片的控制信号均由FPGA给出，其逻辑控制信号的VERILOG描述如下。当上位机对串口芯片进行读写时，首先需要通过FPGA将ISA地址信号译码为芯片的片选信号，设置串口芯片基地址为0x300，由于9位地址线的低三位为串口芯片的内部地址，因此芯片的片选信号由地址总线的高七位决定。

3结束语

为了验证基于FPGA的ISA逻辑接口的正确性，将上述逻辑接口利用VERILOG硬件描述语言在赛灵思提供的集成开发环境ISE中实现。

由于串口芯片16C554地址为基地址＋0x05的寄存器LCR其初始值为0x60，因此完成上述软硬件设计后，上位机通过ISA总线读取串口芯片的LCR寄存器数据，其读取过程可利用ISE自带的嵌入式逻辑分析仪实现捕捉，具体读取过程如图3所示。由于串口芯片基地址设置为0x100，而产生其片选信号是有高七位地址信号产生的，而0x100右移三位为0x20。由图3可以看出读地址为0x105的寄存器，读出的数据位0x60，与芯片LCR寄存器吻合，实现了预期目标。因此证明了本设计的正确性。

作者：蔡锦荣单位：江苏省盐城市计量测试所