短波信道探测中DSP模块设计范文

《无线通信技术杂志》2014年第二期

1HFCOSS系统及工作原理

HFCOSS主要由数据发送与采集板、PLL、低噪声直流电源、计算机(PC)终端、短波电台和天线组成［18］。数据发送与采集板包括DSP模块、DSP扩展随机存储器(RAM)、CPLD时序控制模块、模数/数模转换器(ADC/DAC)模块、电台工作模式和频率控制模块、GPS接收机模块、GPS导航电文接收模块、高速通用串行总线(USB)模块、时钟模块。系统的收发同步由GPS秒脉冲触发实现，同步误差在10－7秒数量级，系统结构框图如图1所示。其中，DSP模块主要负责数据的处理和传输，包括探测发送数据、接收数据、GPS导航电文数据、电台控制命令等;CPLD时序控制模块主要负责DSP与USB模块、GPS导航电文接收模块、电台工作模式和频率控制模块之间通信的时序控制，以及分频等;ADC/DAC模块负责数据采集和数模转换;GPS接收机模块主要负责接收GPS导航电文，向DSP提供同步秒脉冲;GPS导航电文接收模块主要负责GPS导航电文的接收、提取和传输，并在每分钟的00秒产生一个脉冲供收发同步用，主要由单片机组成;电台工作模式和频率控制模块主要由单片机组成，负责接收DSP传来的电台控制命令并转发给短波电台;USB模块负责PC和DSP之间的数据实时传输;时钟模块为DSP、单片机和USB提供工作时钟，主要有20MHz、11．0592MHz、24MHz晶振和反相器组成;铷时钟和PLL模块为收发短波电台和ADC/DAC提供基准工作频率源，使接收端采集得到的信号中由收发系统引入的频差控制在0．007Hz以内;PC终端作为上位机，主要负责整个系统的启动操作、数据发送与保存、控制电台命令发送及状态显示等;短波电台负责数据的发送和接收;低噪声直流电源由开关电源和滤波器组成，给铷时钟、PLL和短波电台提供工作电源;DSP扩展RAM用于缓存探测数据。HFCOSS系统收发硬件电路完全相同，通过不同的软件实现发和收的功能，采用脉冲压缩技术和相干多普勒积分可以使发射功率比传统探测仪降低1000多倍的情况下而在接收端具有相同的接收效果，大大降低了发射功率。系统可在3～30MHz频段对短波信道进行扫频探测，其频率步进可调，最小为电台的最小步进。系统启动前，待发送数据以WAVE格式存储在PC中，系统启动以后，用户可根据需要选择发送数据，数据经USB模块实时传输给DSP，缓存在DSP的片外存储区，经DAC后由短波电台经天线发射出去。每个频率点的散射波由天线接收后，从接收机串行输出到ADC进行采样，并实时传输给DSP，缓存在DSP的片外存储区，再由DSP经USB实时传输到PC端进行显示和存储。在Mat-lab中，通过编程实现短波信道冲击响应的估计、散射函数的计算等工作。

2DSP模块的设计

DSP模块主要负责数据的处理和传输，包括探测发送数据、接收数据、GPS导航电文数据、电台控制命令等;它的工作时钟由20MHz晶振和两个20pF的电容组成的电路提供，接入DSP的X1、X2脚。其它电路设计如下。

2．1DSP中断的设计设计中使用的DSP中断主要有外部中断INT1和INT3、缓冲串口中断，如图2所示。外部中断INT1由GPS导航电文接收模块在每分钟的00秒发出的脉冲触发;外部中断INT3直接由GPS模块输出的秒脉冲触发。在外部中断INT1、INT3和相应软件的协调下，发端和收端实现时间同步。缓冲串口中断由DSP内部事件触发，在时钟和控制信号的配合下，在发端负责将短波信道探测数据发给DAC，在收端负责将ADC采集的短波信道探测数据存入DSP片外RAM。图2中的中断INT0和INT2在本文的设计中都没有开放，留作备用。XF为通用输出口，在程序调试阶段使用，发光二极管为输出指示器。

2．2DSP与GPS导航电文接收模块连接电路的设计DSP与GPS导航电文接收模块之间的数据传输是通过DSP的HPI口和单片机的P0口进行的。HPI的8位数据总线(HD0～HD7)和单片机的P00～P07连接，负责从单片机接收GPS导航数据;HBIL和P20连接，用于识别传输的是第1个或第2个字节;HCNTL0/1分别和单片机的P21、P22连接，用于选择内部寄存器，根据其电平高低，可以分别选择HPIC、HPIA、HPID;HR/W读写控制信号接P23，用于读写控制;HCS、HDS1、HDS2分别接P24、P37、P36，用于片选、读选通和写选通;HAS接高电平。单片机与HPI的具体连接框图如图3所示。当DSP与单片机交换数据时，HPI是单片机的一个设备。HPI的使用是通过对HPIA、HPIC和HPID三个寄存器赋值实现的。单片机通过外部引脚HCNTL0和HCNTL1选中不同的寄存器。在进行数据传输时，HPI能自动地将单片机传来的连续的8位数据组合成16位。

2．3DSP与CPLD之间连接电路的设计由于DSP与CPLD的工作电压都是3．3V，所以，直接将DSP的地址线、数据线与相关的控制信号线与CPLD内部配置好的相应引脚相连即可，如图4所示。PPS为GPS秒脉冲信号输入端;A12～A15为地址线，用于DSP向CPLD传输短波电台控制命令时的寻址;D0～D7为数据线，用于传输电台控制命令;DS、IS、RW、MSTRB、IOSTRB为控制信号线。其中，DS、IS分别为数据、I/O空间选择信号，MSTRB为数据存储器选通信号，IOSTRB为I/O选通信号，RW是读/写信号。

2．4DSP与ADC/DAC之间连接电路的设计DSP与ADC/DAC芯片TLV320AIC23B的数据传输是通过DSP的多通道带缓冲串口McBSP进行的，具体连接如图5所示。其中，BCLKR0(引脚41)、BCLKX0(引脚48)分别是DSP串口0的数据接收、发送同步时钟引脚;BDX0(引脚59)是串口0的串口数据发射输出引脚，不发送信号时为高阻;BFSX0(引脚53)为串口0的同步发射信号引脚;BDR0(引脚45)串口0的串行数据接收输入引脚;BFSR0(引脚43)为串口0的同步接收信号引脚。图5DSP与ADC/DAC之间连接框图

2．5DSP与RAM之间连接电路的设计RAM的地址线A0～A15(引脚5～1、44～42、27～24、21～18)与DSP的A0～A15(引脚5、7～11、131～134、136～141)，用于数据存取时的寻址;RAM的数据线D1～D16(引脚7～10、13～16、29～32、35～38)与DSP(引脚99～104、113～119、121～123)的数据线D0～D15相连接，用于数据存取。3．6DSP与USB之间连接电路的设计DSP与USB通过一个16位的双向I/O口D0～D15相连接，DSP端是引脚99～104、113～119、121～123，USB端是引脚44～47、54～57、102～105、121～124，主要是作为DSP和PC之间的双向数据传输通道。

3电路实现

系统的PCB板的设计工作采用VeriBest完成，VeriBest软件具有良好的自动推挤式布线功能和引脚自动互换功能(对CPLD芯片)。PCB板的设计工作主要分两步［18］:第一步，在DesignCapture中完成原理图设计;第二步，VeriBestPCB中进行元器件的布局和布线。如果VeriBestPCB的元器件封装库中没有某些元件的封装，应测量元器件的封装尺寸，自己画出封装并添加到VeriBestPCB的元器件封装库中。DSP芯片采用TMS320VC5402，它的工作时钟由20MHz晶振和两个20pF的电容组成的电路提供，接入DSP的X1、X2脚。GPS导航电文接收模块采用STC89LE58RD+单片机，ADC/DAC采用TLV320AIC23B高性能音频编解码芯片，CPLD芯片采用EPM3128ATC100－10，USB芯片采用CY7C68013A。焊接完成后的DSP模块的实物图如图6所示。图6DSP模块的实物图

4结束语

开展短波信道传播特性探测和建模等研究工作能给新型短波通信系统调制解调器的研制提供服务，对提高下一代短波数字通信电台的性能，进而提高短波通信可靠性具有十分重要的意义。DSP模块作为短波信道探测系统的重要一环，对系统的整体性能起着不可替代的作用。本文在介绍HFCOSS系统组成与工作原理的基础上，着重对DSP模块进行设计，包括DSP与GPS导航电文接收、CPLD、ADC/DAC、USB等模块之间的连接电路以及DSP中断电路进行具体设计，给出了原理图并用硬件实现。实验测试结果表明，所设计电路能满足短波信道传播特性探测工作的需要。

作者：刘月亮 闫定波付峰单位：中国人民解放军91269部队