背板互连的信号完整性研究范文

《系统工程与电子技术杂志》2014年第五期

1仿真方法推导

仿真高速背板互连的主要步骤可以分为3个部分，第1部分是对高速背板互连的接插件进行建模。第2部分是对母板和子板上的走线进行建模，文中主要采用离散复镜像方法结合三角函数基的部分元等效电路法建立高速走线的等效电路模型。第3部分是在电路域将高速背板接插件和走线联合仿真得到整体的仿真结果。

1.1高速互连接插件等效电路模型的建立对于高速互连接插件我们可以将其用简单二端口模型来等效，如图1所示，一个二端口网络总是可以将其变换为П型等效电路的形式。通过将YA、YB和YC拟合成极点-留数型函数之后就可以对应的找出电路元件表达的具体形式。矢量拟合对应的参数进行拟合，得到有理函数的形式为式中，s=jω，ω是角频率；常数项d和一次项e是实数；ak是极点一般为实数或者共轭复数对；ck是第k个极点对应的留数；N表示拟合的全部极点的个数。式(1)中的最后两项分别对应于电阻和电容，其中电阻的阻值可以1/d求得，电容值等于e。经过拟合得到N个有理函数后可以分为分为M个实极点和（N-M）/2对共轭复极点两种情况。对于有理函数拟合时的实数极点的情况可以表示为通过图2中(a)图所示的电感与电阻串联支路的形式可以对应的找出电感与电阻的值。按照电路导纳参数的定义，可以发现Yr的电路导纳形式与式(2)相对应。图2中(a)所示的电路导纳可以写为当极点和留数是共轭复数对时，等效电路可以表示如图2中（b）所示。先将共轭复数对的极点-留数有理函数的形式表示为式（4）的形式。由此分别对П型等效电路的YA、YB和YC分别进行拟合，得到各个分支的电路模型，再将各个分支模型按照图1的形式组合，形成整个接插件的电路模型。

1.2高速走线等效电路模型的建立文中与接插件连接的走线采用PEEC方法建模仿真，本文采用的PEEC方法采用三角面元的剖分，可以有效地分析不规则走线的情况。Rao-Wihon-Glisson(RWG)基是一种定义在剖分后第n条公共边上的矢量基函数，其定义为在计算目标可以当作是理想导体处理的时候，电阻项可以忽略不计。式(11)和式(12)中的格林函数均采用离散复镜像方法（discretecompleximagemethod,DCIM)方法求取，详细的求取方法在文献[11]中有具体的描述。1.3电路域的联合求解方法得到接插件的电路模型和走线的等效电路模型后，需要将两部分电路组合整体求解。这里我们推导适用于联合PEEC等效电路和接插件电路模型的电路求解方法。如图5所示，给出PEEC等效电路图，并且不同于图4的地方是这里为了推导方便将电位系数的互耦改写成了电流源的形式，并且按照PEEC等效电路的规律定义出相应的节点电压和电流。式中，M是电路方程矩阵。需要注意的是PEEC方法的节点和支路的个数会非常多，对应于使用PEEC方法时的剖分的数目，剖分的三角面元决定了节点个数，公共边决定了支路电流的数目。因此只有按照上面推导的规律的形式才能实现计算机编程的求解。但是该电路结构与矢量拟合的电路结构不同，所以不能直接应用于接插件的电路求解，同样也不适合将接插件的电路模型直接与PEEC电路的节点连接后求解。但是幸运的是接插件的电路形式有它自身的特点，结构固定，我们可以按照这一方法将接插件的电路求解方法推导出来，再从端口的电流电压上分析，使两部分电路满足电流和电压连续的要求。下面推导矢量拟合得到的接插件的电路的求解方法。如图2(b)所示，从拟合得到的极点和留数可以得到子电路的形式。将子电路套入到图1中得到接插件的电路。为了方便推导，假设子电路为图2(b)的最简单的形式可以得到图6的电路形式。如图6所示，其中每个分支都用一对共轭复数对的极点-留数对应的电路来表示。按照类似求解PEEC等效电路的方法，假设端口上的电流分别是ISI和ISO。按照支路电流-电压关系和节点电流关系可以得到同样加上端口约束方程之后可以求得全部的变量，包括节点电压ΦB、ΦC，支路电流IA1，还有端口电流ISI、ISO。联合仿真时，电路求解矩阵可以根据各自不同的电路结构求得，只是要特别约束端口电流。例如图5中的电路后面连接图6的电路，并且最终用图6中的ΦC作为输出端接50Ω阻抗。我们保持之前的输入端Φ1和I1的激励方式不变。只需要改写内部互连的端口使得电压和电流连续。这样得到12个方程对应12个未知变量，求解出全部的电位和电流后可以进步计算得到Y参数或者S参数。

2仿真结果分析

使用本文推导的方法对图7示意图的结构进行仿真验证。该结构包含了两块子板和一块母板，子板与母板之间通过高速背板连接器互连，再通过母板上的走线完成两个子板的互连，该结构是现在高速背板最典型的互连方式，非常具有代表性。通常在仿真这样背板互连时需要使用的仿真工具会非常多，走线的仿真可能会用到全波工具软件，然而接插件的模型取决于厂商提供的模型，一般都是参数模型，因此还需要使用AdvancedDesignSystem(ADS)等软件，多个软件配合使用完成背板互连的仿真。本文的方法将走线和接插件巧妙的统一在了电路域进行仿真，实现便捷。其中母板和子板之间的互连采用的是Molex公司提供的标准高速背板互连接插件接插件。通过矢量拟合方法，对厂商提供的接插件的参数模型进行有理函数拟合，从而可以得到电路模型，如图8所示，使用文中方法拟合得到的电路模型导纳参数仿真结果与原始导纳参数比较，结果可以看到电路模型和参数模型的结果吻合的很好，原始的导纳参数取自Molex官方，是其经过测试验证的数据，通过和官方数据的比较可以等同于和实验数据的比较。二者一致性很好，证明了拟合电路模型的正确性。进一步以得到的接插件的电路模型做波形仿真，波形仿真一般均采用阶跃响应和脉冲响应为例。图9中分别给出了拟合得到的电路模型和直接使用参数模型在ADS中仿真结果的比较。如图9所示，拟合电路的波形仿真结果和直接使用参数模型在ADS中的仿真结果吻合良好，进一步验证了接插件电路模型的正确性。简单的建模方式是采用图10中所示的差分线线型，仿真中我们设置了30mm长度的微带线走线，线宽0.24mm，介质厚度0.15mm，介质的介电常数取4.3，线间距一般取一倍线宽。如图11所示，文中PEEC方法与IE3D工具软件结果相吻合，验证了本文微带差分走线仿真的正确性。在得到接插件的电路模型和PEEC仿真的走线模型之后我们将如图7所示的完整的背板互连通路模型连接起来，实现板间互连的完整的仿真。如图12所示，先通过IE3D仿真走线，再结合ADS软件加载接插件的模型的完整的仿真结果与本文建立的完整的通路的仿真结果的比较，通过对比可以发现本文结果和商用软件的仿真结果基本一致，由于S31和S41本身的值就非常小，所以IE3D与本文结果略有差别，这个误差不影响主要的S21参数的仿真从而可以验证本文的正确性和有效性。

信号完整性仿真中通常采用眼图的形式，更加直观的观察设计的性能。文中最后给出来背板互连完整通路的眼图的仿真结果。影响差分线传输质量的主要是差分线的线宽，线间距，介质厚度和介质参数，在优化设计时可以采取固定其中3个，优化其中1个变量来进行眼图的优化仿真。如图13所示，给出了不同差分走线配置时传输5Gbps信号的眼图情况。文中采用了优化线间距来优化差分走线的形式，仿真了四种不同线间距的情况下的眼图情况。线宽0.24mm，一般的走线采用一倍线间距或者两倍线间距，但是从图中可以看出在采用接近一倍线间距0.225mm线间距时，眼图的质量最好。线间距采用0.1mm时眼高0.376V，采用0.225mm线间距时眼高0.552V，比不采用仿真优化前提高了47%。文中的仿真方法为高速电路设计提供了一种有效的方式。

3结论

文中为仿真高速背板互连提供了一种完整的解决方案。根据仿真对象特点不同，对走线采用全波的PEEC方法精确地建模，针对高速互连接插件采用拟合电路的方式得到仿真所需等效电路，在两种方法联合使用的情况下完整地实现了背板的仿真。本文的仿真结果与IE3D及ADS的仿真结果一致，验证了本文方法的正确性。在高速背板互连普遍得到应用的今天，该方法给设计人员提供信号完整性仿真的一种有效途径。文中的核心方法仍属于频域方法，随着计算频率的升高，要求剖分的更加精细，计算量会相应提高，如何在更高的频段分析问题是今后需要继续研究的方向。

作者：孔繁 盛卫星 马晓峰韩玉兵单位：南京理工大学电子工程与光电技术学院