编码器接口设计论文范文

1曼彻斯特编解码器模块设计

1.11553B总线数据格式信号编解码的设计方案由总线传输层特性决定，1553B消息字格式和曼彻斯特码型如图2所示。1553B总线以字为单位进行数据传输，每个字包含20位，其中前3位为同步头，后17位为数据位和奇偶校验位，如图2（a）所示。总线数据传输速率为1Mb/s，采用曼彻斯特Ⅱ双相码编码方式，每位数据中间均有一个跳变沿，由正到负的跳变表示逻辑‘1’，由负到正的跳变表示逻辑‘0’，其码型对应关系如图2（b）所示。

1.2编码器设计编码器的设计相对简单，主要完成对待发送消息字的曼彻斯特编码，并将其并串转换后输出。由于曼彻斯特码每位数据中间均有跳变，故发送时需将每一位分割成两位，分别发送。其工作过程为：（1）同步头编码，若为数据字同步头，则编码为“111000”（由高位到低位，下同），若为状态字或命令字同步头，则编码为“000111”；（2）数据和奇偶校验位编码，若为‘0’，则编码为“10”，若为‘1’，则编码为“01”；（3）按由低到高的顺序将编码后的40位数据串行输出。FPGA采用16MHz主时钟，由于编码后每位数据对应0.5μs，故将主时钟分频后产生2MHz时钟来控制编码器发送40位数据，每个时钟沿发送一位，正好满足1553B总线1Mb/s的速率要求[5]。

1.3解码器设计解码器主要完成消息字的解码，并将其串并转换后输出，其工作过程为：（1）检测到总线上有效电平，解码器开始工作；（2）同步头解码，检测到指令字和状态字同步头用“011”表示，检测到数据字同步头用“100”表示；（3）16位数据位和1位奇偶校验位解码；（4）将解码后的消息字（20位）并行输出。同步头和数据位检测示意如图3所示。由1553B协议可知，同步头包含三个位时，在1.5个位时处有跳变。如图3（a）所示，同步头到来后，解码器连续采集48个数，理论上，采用16MHz时钟，如果检测到24个‘0’和24个‘1’，则表示收到有效同步头，但考虑到信号上升时间及下降时间等因素，实际若检测到22个或者23个‘0’和‘1’，就可以判定同步头有效，进行下一步数据的接收。数据位包含一个位时，在0.5个位时处有跳变。如图3（b）所示，在每个数据中间部位，若前一时钟采样到‘0’，后一时钟采样到‘1’，则表示当前数据位为‘0’，反之则是‘1’。另外，如果采到的数没有跳变，为全‘0’或者全‘1’，则产生错误标志，通知协议处理逻辑或子系统进行相应的错误处理。

2协议处理模块设计

2.1协议处理模块响应流程协议处理模块实现BC，RT，MT三种总线终端的协议处理，在FPGA模块设计之前，根据1553B协议对协议处理模块三种工作模式下的响应流程分别进行分析设计。

2.1.1BC模式[6]BC（总线控制器）是1553B总线的核心，总线上任何类型的数据交换都由它发起。BC模式下接口响应流程设计如图4所示。MIL⁃STD⁃1553B协议规定的总线指令可分发送指令、接收指令和方式指令三种，共能实现四种类型的功能：RT到BC的数据传输、BC到RT的数据传输、RT到RT的数据传输和总线管理。根据图4，BC模式下接口主要工作过程为：（1）根据外部系统需求发送相应命令字，发起总线传输；（2）根据指令类型的不同，进入不同响应流程，主要包括数据字发送、数据字接收和状态字接收等；（3）消息完成后进行消息结束处理，主要包括消息结束标志的产生，差错处理，以及根据收到的RT状态字判断总线终端状态等。需要注意的是，BC如果在规定的时间内没有收到RT状态回复，则需重新发送命令字进行重试（Retry）。

2.1.2RT模式[7]RT（远程终端）是1553B总线上的指令/响应型终端，它响应BC发送的指令，按要求接收或发送数据，在规定时间内回送状态字，并服从BC的总线管理。RT模式下接口响应流程设计如图5所示。根据图5，RT模式下接口主要工作过程为：（1）收到命令字后进行指令分析，根据指令类型进入相应的响应流程；（2）按照流程进行数据字接收、发送，并回复状态字；（3）消息完成后进行消息结束处理，主要包括消息结束标志的产生，差错处理，以及特殊方式指令下方式标志的产生等。

2.1.3MT模式MT（总线监控器）是总线上的监听单元，它监控总线上的信息传输，完成对总线的上原始数据的记录，但它本身不参与总线的通信。MT模式接口的功能较为简单，主要进行指令字、状态字和数据字的接收并将其写入相应缓存中，方便以后提取分析，可通过BC模式或RT模式下接口相应的子模块实现。

2.2协议处理模块FPGA总体设计根据以上三种模式下接口响应流程的分析，对协议处理模块各FPGA子功能模块进行了划分[8]，总体设计框图如图6所示。协议处理模块主要由数据接收部分、数据发送部分和数据缓存部分组成，此外还包括超时检测、地址译码及读写控制、中断管理等辅助部分。由于三种模式下某些功能重复，为了提高FPGA资源利用率，设计时充分考虑了相应模块的模式复用，整个协议处理逻辑可在外部模式选择信号的控制下工作在BC，RT和MT模式。16MHz的全局时钟通过时钟管理模块为各FPGA功能模块提供工作时钟，各模块间通过一定的握手信号互联，保证协议处理逻辑有序工作。整个协议处理模块的基本工作原理如下：按照1553B协议规范，通过接收器接收总线上的数据并存入缓存，通过发送器取出缓存中的数据并发送到总线上，同时不断以中断和握手信号与外部系统进行通信，通知外部系统向缓存中写入待发送数据或从缓存中读取已接收数据，并共同完成差错处理和协议逻辑的管理[9]。

3设计仿真与验证

根据设计方案，编写了重要模块的FPGA代码，模拟实现BC功能和RT功能，采用Active⁃HDL软件仿真，其中BC向RT的数据传输仿真结果如图7所示。仿真通过后，在Virtex⁃5FPGA[10]平台上对设计进行了验证，如图8所示。将BC功能模块和RT功能模块的代码经ISE综合、布局布线后分别下载到两块开发板中实现，开发板通过串口与PC机通信。PC机将指令和数据写入FPGA相应寄存器中，BC和RT在PC机指令的控制下进行1553B协议通信。验证过程中通过示波器查看模拟总线的波形，并通过ChipScope观察和比对协议收发数据。同时，为提高接口性能，用光纤代替传统电缆传输介质，采用8B/10B编解码代替曼彻斯特编解码，并利用FP⁃GA内嵌RocketIO内核，进行了传统1553协议数据的光纤传输[11]，传输过程数据比对ChipScope采样如图10所示。验证结果表明，BC和RT功能模块能够正常按照1553B协议进行数据的发送和接收，完成基本1553B协议的处理，实现1553B协议数据的1Mb/s电缆传输和3Gb/s以上光纤传输，数据比对无误，说明该接口设计方案实际可行，具备开发应用价值，同时也为光纤1553接口的设计提供了一定参考价值。

4结语

本文提出一种基于FPGA的1553B总线接口方案，该接口采用模块化和通用性设计，能够工作在BC，RT和MT三种模式，实现曼彻斯特编解码，并完成1553B协议的处理。编写VHDL代码对设计方案进行了仿真和验证，证明了其可行性，同时对光纤1553接口的设计进行了探索性研究。目前，1553B接口芯片主要依赖进口，若能积极开展该方面的研究，开发出具有自主知识产权的通用IP核，对于摆脱国外限制，降低成本，提升我国在该领域的自主竞争力具有重要意义，其应用前景非常广泛。本文创新点：将FPGA技术应用于1553B总线接口，缩短了设计周期，降低了设计成本，同时，系统的集成度提高，扩展性增强，设计灵活性也大大提高。

作者：泮朋军朱浩文单位：上海航天电子技术研究所