美章网 资料文库 组合逻辑电路设计论文范文

组合逻辑电路设计论文范文

时间:2022-05-13 09:49:47

组合逻辑电路设计论文

1小规模集成门电路实现三人表决

使用小规模集成门电路实现时,首先,对标准逻辑表达式进行化简,得到最简逻辑表达式,即逻辑表达式中相加的乘积项最少、每个乘积项的因子最少;然后,将最简逻辑表达式变换为与给定门电路相对应的形式。用逻辑代数或卡诺图化简得到三人表决最简逻辑表达式为。三种实现方法中,前两种门电路的个数都是4个,成本差不多,第三种用了8个门电路,成本要高一些。

2中规模集成电路实现三人表决

2.1用译码器实现译码器是一类多输入、多输出组合逻辑器件,n变量二进制译码器具有2n个输出变量,恰为n变量的最小项。任何组合逻辑电路都可用最小项之和的标准形式表示,因此,可用n变量二进制译码器和必要的门电路实现n输入变量逻辑电路。3~8线译码器74HC138输出低电平有效[8],用译码器74HC138和“与非”门可以实现三人表决电路。74HC138译码器输出的逻辑表达式为.

2.2用数据选择器实现数据选择器的输出端具有标准“与或”的形式。n选1数据选择器在选择输入控制下,从n个数据中选择某个数据送到输出端。采用n选1数据选择器可以实现任何输入变量数不大于n+1的组合逻辑电路。三人表决电路可选用4选1或者8选1数据选择器实现。

2.3用加法器实现加法器是产生数和的装置,分为半加器和全加器。若加数、被加数与低位的进位为输入,和数与进位为输出则为全加器。74LS283是超前进位四位二进制全加器[8],即所有各位的进位直接从最低位进位CIN产生。

3ROM和PLA实现三人表决

只读存储器ROM和可编程逻辑阵列PLA都属于组合逻辑电路,都有一个与阵列和一个或阵列,但PLA的与阵列和或阵列都是可编程的,而ROM中与阵列是固定连接,只有或阵列可编程。ROM中的与阵列是一个产生2n个输出的译码器,即产生2n个最小项(与阵列的输出mi)。用ROM实现组合逻辑电路时,首先,将逻辑表达式表示成最小项之和的形式;然后,把逻辑表达式的输入作为ROM的输入;最后,根据要实现的逻辑表达式对ROM的或阵列进行编程,画出相应的阵列图。用ROM实现三人表决的阵列图如图5(a)所示。用PLA实现组合逻辑电路的方法与用ROM实现非常相似。两者的区别在于,用ROM实现是基于最小项表达式,而用PLA实现是基于最简与或表达式,所以用PLA实现组合逻辑比用ROM实现更简单、灵活、经济。首先,将逻辑表达式化简为最简与或表达式;然后,根据最简表达式中的不同与项以及各与项之和分别对PLA的与阵列和或阵列进行编程,画出阵列图。用PLA实现三人表决如图5(b)所示。

4结束语

组合逻辑电路设计中,首先,根据给出的实际问题建立输入、输出变量,列出所有可能的输入、输出状态,即真值表;然后,根据真值表写出输入、输出的标准逻辑表达式,用逻辑代数或卡诺图根据设计要求化简、变换逻辑表达式;最后,根据化简、变换的逻辑表达式采用标准器件实现逻辑电路,力求所用器件数、器件的种类、器件之间的连线均最少。

组合逻辑电路的输入、输出变量较少时,常常采用中小规模集成门电路实现,设计灵活,电路成本低,设计时应以减少集成电路的数量为目标,充分利用集成电路中的门,减少电路中信号通过门的级数而减少信号延时,提高工作速度。组合逻辑电路较复杂时,常采用中规模集成电路设计,成本低、体积小、功耗低、速度快、可靠性强,但受中规模集成电路功能限制,灵活性不如门电路。当最小项数目较大时,采用只读存储器ROM或可编程逻辑阵列PLA实现比较合适。

作者:阎群韩守梅木春梅李擎单位:北京科技大学自动化学院 钢铁流程先进控制教育部重点实验室

被举报文档标题:组合逻辑电路设计论文

被举报文档地址:

https://www.meizhang.comhttps://www.meizhang.com/sjlw/dlsjlw/671830.html
我确定以上信息无误

举报类型:

非法(文档涉及政治、宗教、色情或其他违反国家法律法规的内容)

侵权

其他

验证码:

点击换图

举报理由:
   (必填)